适用人群

在校本科生/研究生、IC后端工程师、期望拿到高薪Offer的IC设计者、对芯片物理验证感兴趣者

课程概述

经过几周的更新，本课程已经更新完毕，谢谢各位的支持。

今年，各大IC设计公司纷纷涨了工资，很多公司甚至给应届毕业生开出了30万+的Offer。而数字IC后端岗位更是人才稀缺，数字后端中有一项内容是版图验证，本课程讲解的正是版图验证中的LVS（版图原理一致性检查）和ERC（电气规则检查）。

Calibre是业界最常用的版图DRC、ANT、LVS、ERC检查工具，用于对集成电路版图进行物理验证。本课程主要讲解如何用Calibre对版图进行LVS、ERC检查。
理论结合演示，以演示为主，从初级到中高级再到高级，提高DRC的自动化程度，让你实现“一键”搞定LVS和ERC。
同时本课程也会讲解如果对LVS的结果进行Debug，教你如何快速定位并解决LVS问题。

目录

章节1:Calibre LVS ERC课程福利及主要内容介绍试看
课时1视频Calibre LVS ERC课程福利及主要内容介绍14:58可试看
章节2:LVS的概念、意义、工具及流程简介试看
课时2视频LVS概念、意义、工具及流程简介15:26可试看
章节3:LVS前的数据准备试看
课时3视频导出版图GDS文件及注意事项22:59
课时4视频版图的合并（版图合并的意义、用Virtuoso进行版图的合并）19:41
课时5视频版图的合并（用Calibredrv进行版图的合并 三种方式）16:27
课时6视频版图的编辑12:11
课时7视频Source文件的准备-概述01:31可试看
课时8视频导出Verilog门级网表20:58
课时9视频将Verilog门级网表转为Spice网表(v2lvs)22:57
课时10视频Spice网表的修改14:44
课时11视频LVS 规则文件的解读与修改26:04
章节4:Calibre LVS详细流程讲解与演示
课时12视频LVS流程演示-例152:04
课时13视频LVS流程演示-例2（大型Design）21:06
课时14视频LVS流程演示-例3（附赠Lab）11:44
章节5:LVS注意事项及常见问题
课时15视频LVS注意事项06:09
课时16视频Tapless工艺怎么做LVS10:57
课时17视频如何快速检查并解决版图中的短路（附赠Lab）39:05
课时18视频分析Debug LVS错误的步骤23:38
章节6:LVS Hcell
课时19视频Hcell list的介绍、产生与编写（附赠Lab）25:00
课时20视频用Hcell进行Debug的例子（附赠Lab）14:44
章节7:Calibre LVS综合练习（附赠Lab）
课时21视频Calibre LVS综合练习（附赠Lab）13:13
课时22视频Calibre LVS综合练习（附赠Lab）-LVS问题的Debug与修复演示28:31
章节8:Calibre Hcell和黑盒子的联系与区别
课时23视频Calibre Hcell和黑盒子的联系与区别12:09
章节9:LVS黑盒子
课时24视频LVS黑盒子-应用与语法06:19
课时25视频LVS黑盒子-实例演示（一）10:21
课时26视频LVS黑盒子-实例演示（二）09:10
章节10: 提高LVS及ERC流程的自动化程度
课时27视频一键搞定版图合并（Makefile）11:56
课时28视频一条命令搞定版图LVS ERC16:29
课时29视频一键搞定版图LVS ERC（赠脚本附件）20:52
课时30视频查看LVS和ERC结果09:13
课时31视频奇思妙想-提升Calibre LVS ERC自动化程度的奇思妙想（上）17:52
课时32视频奇思妙想-提升Calibre LVS ERC自动化程度的奇思妙想（下）赠脚本62:02
章节11:Calibre ERC详细流程及主要内容讲解、演示
课时33视频Calibre ERC（电气规则检查）详细流程及主要内容讲解、演示27:41
章节12:IC设计中ERC（电气规则检查）问题的预防
课时34视频集成电路设计中ERC（电气规则检查）问题的预防16:26
章节13:最新更新
课时35视频Debug一个有趣LVS问题的实例及详细流程15:50
课时36视频Innovus导出网表的方式及LVS Hcell BOX Debug的Case分享
声明：本站所有文章，如无特殊说明或标注，均为本站原创发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。